19日本国特許庁(JP)

①特許出願公開

[®] 公 開 特 許 公 報 (A) 昭63 - 76481

(i) Int Cl.4

識別記号

厅内整理番号

❷公開 昭和63年(1988)4月6日

H 01 L 29/78

301

Z-8422-5F

審査請求 未請求 発明の数 2 (全7頁)

図発明の名称

半導体装置及びその製造方法

②特 願 昭61-219560

20出 0月 昭61(1986)9月19日

 勝 忠

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

砂発 明 者 山

鰵

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

卯出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男

外1名

明 細 青

1. 発明の名称

半導体装置及びその製造方法

- 2. 特許證求の範囲
 - 1. 半導体基板の主義面上に第1の絶縁膜を介して構成されたゲート電極と、該ゲート電極協会自己整合で、かつゲート電極下部まで延在され半導体基板内に埋込まれた第2の絶縁膜とを有し、該第2の絶縁膜上部でかつゲート電極下部領域内の半導体基板内にのみソースまたはドレイン接合が設けられていることを特徴とする半導体装置。
 - 2. 特許請求の範囲第1項記載の半導体装置に於 て、ソースまたはドレイン引出し電極下部に延 在する該第2の絶縁膜の厚さは、ゲート電極下 部領域の該第2の絶縁膜厚より厚く構成されて いることを特徴とする半導体装置。
 - 3. 特許請求の範囲第1項または第2項記載の半 導体装置に於て、第1の絶縁膜と第2の絶縁膜 で挟まれた半導体基板の厚さは100nm乃至

10 nmで構成されることを特徴とする半導体 装置。

- 3.発明の詳糊な説明

〔産業上の利用分野〕

MOS型電界効果トランジスタに関する。

〔健棄の技術〕

通 構造MOS型電界効果トランジスタ (以降 単にトランジスタと略記する)のソース・ドレイ ン拡散領域底面に絶縁膜を設けることにより拡散 層容量を低減化し、動作速度を改善する手法は実 開昭56-108269号、及び特顧昭60-78356 号とし て出願されており公知である。後者の公知例の主 構造を第2図に示す。図に於てり型シリコン基板 1表面上にゲート絶縁膜3.ゲート電極4.ゲー ト層間絶象膜5,ゲート側壁絶象膜61,ソース ・シリサイド層13、ソース金属電極16、ドレ イン・シリサイド層14、ドレイン金属電極17。 表面安定化純級膜15等で構成されている。シリ コン基板1内部にはフィルド絶縁膜2。多結晶シ リコン膜によるソース引出し電種9及びドレイン 引出し電振10、各引出し電振をシリコン基板よ り分離する厚い埋込み絶緻膜71、各引出し電板 9.10を不純物拡散圏として形成されたN型ソ ース拡散領域111及びN型ドレイン拡散領域

121等が構成されている。埋込み絶縁膜71がシリコン酸化膜(以降SiO2と称する)で構成される場合、不純物濃度1×10^{18 cn-2}のシリコン基板i内に形成されたn+p拡散層接合における単位面積当りの容量は50nm厚SiO2膜容量とほぼ等しい為、埋込み絶縁膜71の膜厚を300nmに設定した第2図のごときトランジスタに於ては通常トランジスタに比してソース・ドレイン拡散層底面容量を約1/6に低減できる。したがつて、通常トランジスタより高速動作が可能となる利点を有している。

(発明が解決しようとする問題点)

ソース・ドレイン拡散層が引出し電便とその下 部の埋込み絶縁膜で置換えられた第2図のごとき 構造を有するトランジスタは接合容量の低減の観 点から高速動作が可能となるが、トランジスタの 微細化に伴う諸限界の克服の点については配慮が なされていない。チヤネル長が1μm以下の超微 細化トランジスタに於ては電崩降服現象、又はパ ンチスルー現象に基づくソース・ドレイン問酬に

の低下、及びドレイン強電界による空乏層の 元分布により、関電圧値が低下するいわゆる短 ヤネル効果、等の基本的問題が生ずることは限 切られている。しかるに上記の問題の克服には関 し第2図のごとき従来のトランジスタは何当のの でなく、超微細トランジスタとしてみまして でなわち、何一寸法トランジスタとして高速で 数に放ては寄生の低減により相対的による 数に放てはないた。 は図れるものの、寸法の微細化による電流、 利得の増大に基づく高速化は達成できない。

減化を図りつつ、さらにソース・ドレイン間耐圧 の向上や短チヤネル効果が改等された超微細トラ ンジスタ及びその製造方法を提供することにある。 本発明の他の目的は単体トランジスタの超微細 化、高性能化にとどまらず、インベータ回路のご

本発明の目的はソース・ドレイン寄生容量の低

ときトランジスタが組合された半導体装置に関し、 その一体化構治を提供することにある。

[問題点を解決するための手段]

本発明は超微細トランジスタの高耐圧化を検討

する過程に於て、ゲート電極直下の衝浪い領域を 除いたドレイン接合側面部に厚いSiOュ 膜を構 成し、接合内部の拡散層領域の電流経路を確保す る機に深く構成すれば、パンチスル耐圧の向上と 電流利得の改善に極めて有効である事を解析的に 見出した事実に基づく、上記構成を実現する為に はゲート電極下部の半導体基板内に制御性よく SiOa膜を埋込む手法が要求される。上記手法 として本発明に於てはイオン打込みによる単結晶 基板の選択的非晶質化と非晶質領域の選択除去現 象を用いてゲート電極端と整合してゲート電振下 部の半導体基板内部に空孔を設けた。上記空孔の ゲート下部部分にSiOź 膜を埋込むことにより 上記構成は達成される。尚、非晶質層の選択除去 には熱爆酸溶液を用いたが、上記は太泰明に関連 して新たに見出したものである。

「作用)

ゲート長が 0.5 μm 以下の超微細トランジスタの高耐圧。高利得化を本発明に基づいて実現する場合、ゲート電振下で埋込み Si O 2 上の半導

上記の特性解析に基づく妻子構造を実現する上で、半導体基板内部にSiOaを埋込み、表面領域は単結晶性を保持する手法が必須である。イオン打込みによる非晶質層の形成は被打込み基板、打込みイオン種、打込み量、加速エネルギにより

また、説明を簡明にするため各部の材質、半導体 層の導電型を規定して述べるが材質、導電型はこれに限定されるものでないことは含うまでもない。 実施例 1

第3回(A)~(E)は本発明の第1の実施例 を製造工程順に示す断面図である。 P型シリコン 基板1の所定領域に公知の妻子間分離技術を用い てフイルド酸化膜 2 を形成した後、約 1 5 n m 厚 のシリコン酸化膜3を熱酸化法により形成し、絨 いてシリコン薄膜を形成する。シリコン強膜には POCIaを拡散減とする熱拡散により機の高端 度拡散を行ない、しかる物、燃が備かに添加され たシリコン酸化膜、及びシリコン竄化膜を逐次堆 積した。続いて、シリコン群膜、シリコン酸化膜、 シリコン窓化膜からなる重合せ膜を公知の写真触 刻法により加工し、ゲート間極4及びゲート保護 絶縁膜5及び18を形成した。次に全面にシリコ ン窒化膜19を形成した。この状態に於て、砒素 イオンを加速エネルギ1000KeV 、注入量 5 × 10¹⁵ cm-2の条件でイオン打込みを施した。上記条件の

決定され、制御性、再現性共断然優れている。表 面領域の単結品性を保持したまま深部を非品質化 することも容 であり、従つて非品質領域だけを 選択的に除去できれば極薄の単結晶層を表面部分 に制御性よく残難したまま下部にSiOs 腕を埋 込む事ができる。本発明に於ては非品質層が熱煩 酸溶液で極めて選択性よく除去できる事を見出し、 上記構造を実現することが可能となつた。尚、イ オン打込みにより形成される非晶質領域はマスク 蛸から水消状にマスク内部に拡がる特性を有し、 **鋭角形状にはならない。したがつて非晶質領域界** 雨の欠陥脚を除去しさえずればその後の熱工程に 於ても結晶欠陥群生等の不自を生ずる心配がない。 さらに非晶質層形成後、阿領域は完全に除去する ため、イオン打込み種として何を用いても後工程 に影響を飛すこともない。

(実施例)

以下、本発明を実施例によつてさらに詳細に説明する。説明の都合上、図面をもつて説明するが要部が拡大して示されているので注意を要する。

イオン打込みにより表面から 0.2 μm 深さまで は単結晶性を示し、その下部に 0.8 μm 厚さで 非晶費層 2 0 が形成される(第 3 図(A))。

この状盤より 0.5 μm 厚のシリコン酸化酸を モノシラン (SiH.) の低温化学気相反応によ り堆積した後、スパツタリングエツチ法によりシ リコン基板1表面と重直方向にのみエツチングし てゲート側壁絶縁膜21をゲート電振4の側壁に のみ残骸した。尚、ゲート側壁絶糠膜は非晶質層 20の結晶性同復が無視される500℃以下の低 温で形成されることが望ましく、従つてスパツタ 法、蒸気法、塗布法等の他の手法や、他の絶縁膜 を用いてもよい。次にゲート側壁絶縁膜21をマ スクにしてシリコン窓化膜19、ゲート総線膜3。 及び単結晶シリコン基板1の表面近傍領域をスパ ツタエツチング法により除去した、続いて、上記 工程により露出された非品度暦19を160℃に 加熱された燐酸 (HaPO4) 溶液により選択的に 除去した。非晶質層19と単結晶シリコン基板1 の界面に薄く分布しているイオン打込み工程に基

づく結晶欠陥層も弗硝酸溶液で軽くエンチングし 除去した(第3図(B))。

第3 図(B)の状態よりゲート側壁絶級膜21を除去した後、シリコン質化膜19で覆われていないシリコン基板1表面を選択的に酸化し、埋込み絶縁膜72を形成した。しかる後、埋込み絶縁膜72により形成された凹部を埋めるごとく厚い多結晶シリコン膜(又は非晶膜シリコン膜)を地稜してから埋込み絶縁膜72面が露出するまで反応性スパツタエツチング法により除去して、ソース引出し電極9及びドレイン引出し電極10を残電形成する(第3 図(C))。

第3図(C)の状態において、シリコン酸化膜で構成されるゲート保護絶縁膜5をマスクにして 露出しているシリコン窒化膜19、ゲート絶象膜 3、及びゲート側壁下部のシリコン基板1表面部 分をシリコン基板1表面と重直方向にのみエンチ ングし、ゲート電便4幅と自己整合的に埋込み絶 練膜72表面を露出させる。この状態より露出さ れた埋込み絶縁膜72を全直方向にエンチングし、

下地の多結晶シリコン膜面が鮮出したところでエ ツチングを停止する。次にシリコン窓化膜19を 除去してから、800℃の低温温式熱酸化を施し、 燐が高速度に導入されているゲート電極4の個盤 及び上面部に厚いシリコン酸化膜を形成し、ゲー ト保護絶縁膜51とした。この工程でゲート値壁 下部で舞出されているシリコン基板面、ソース引 出し電便9、及びドレイン引出し電極10表面部 にも薄い酸化膜が形成されるが、上記領域上の薄 い酸化酸は除去する。この状態より、再び多結晶 シリコン腰(又は非晶質シリコン膜)を全面に厚 く堆積してから、平坦化エツチングを施し、ソー ス引出じ電極9上及びドレイン引出し電極10上 に各々第2のソース引出し電極91及び第2のド レイン引出し電極101を選択的に残留させた。 続いてソース引出し電極9、91、ドレイン引出 し電極10,101に砒業イオンを打込み、その 活性化と拡散の為の熱処理によりソース接合領域 11とドレイン接合領域12をシリコン基板1内 に形成した。ソース引出し電極9,91及びドレ

thin ox as

pay of 5

im -

AS - 91, 901 implanted into drain

イン引出し電極10,101内に於ける不純物拡散速度は単結品シリコン基板内に比べて極めて速く、したがつて上記の各引出し電極内での砒素濃度はほぼ均一分布となる。上記各引出し電極内での砒素濃度は3×10^{14 cm-3}となる様に砒素イオン打込み量を設定した。またソース接合領域11、及びドレイン接合領域にも埋込み絶縁膜12上にのみ設定される様にシリコン基板内への接合拡がりを0・1μm 程度に設定した(第3図(D))。

次にソース引出し電極81、及びドレイン引出し電価101上に公知のシリサイド化技術を用いてチタニウム(Ti)のシリサイド層を選択的に形成しソースシリサイド電価13及びドレインシリサイド電価14とした。続いて公知の改面安定化技術に基づいて減がわずかに添加されているシリコン酸化膜を増し、表面安定化絶級形成技術に基づいて、数面安定化絶、膜15の所望領域への関毛とアルミニウム(A8)膜によりソース金属電価16。ドレイン金属電価17を含む配線、及び電価を構

成した(第3図(E))。

上記の製造工程を経て製造された半導体装置に 於て、ゲート電極4下部に構成されるソース・ド レイン接合はチヤネルとの接合部を除いて埋込み 絶縁膜72で質換えられており、かつその領域は 非晶質層形成イオン打込み条件と熟酸化による埋 込み絶縁膜の形成膜厚により決定される。バード ビークやバードヘツドと通称されるごとき選択酸 化特有の酸化膜成長とも無縁である。従つてシリ コン基板1内に構成されるソース・ドレイン接合 領域11及び12を獲めて特度よく、かつ極めて 薄く制御することができる。本実施例に基づき製 **遺された半導体装置、実効チヤネル長が0.3** μmの超微細トランジスタに於て、埋込み絶縁膜 10の膜厚を制御し埋込み絶縁膜上の単結晶シリ コン居厚が0.15,0.1,0.05,及び0.01 μmとなる様に設定し、上記薄い単結晶シリコン 層部にソース接合領域11及びドレイン接合領域 12を設置した。上記、各種の稼い風結品シリコ ン層を有するトランジスタのパンチスル耐圧を測

定したところ、各々3.5 , 6,10及び13V と単結晶シリコン厚層が稼くなるほど高耐圧化の 傾向が見られた。 しかしながら 0.15 μm 呼の 単結晶シリコン暦のトランジスタに関しては埋込 み絶獄膜72のない遁常構造トランジスタのパン チスル耐圧と差異はなく、単結晶シリコン層厚は 0.1μm 以下の構築であることが望ましいこと が判明した。上記傾向は埋込み絶録膜12の誤解 を厚く構成する方向と一致しており、従つてソー ス・ドレイン容量の低減効果を増長する好ましい ものである。さらに埋込み絶縁膜12上の単結晶 シリコン層厚が 0.05μm 以下の本実施領に基 づくトランジスタに於ては実効チヤネル長の短少 化と共に顕電圧能が低下する。いわゆる短チャネ ル効果もほとんど見られなかつた。俎チヤネル効 果の解消、及びパンチスル耐圧の向上特性はドレ イン強電界がドレイン接合側底部部分では埋込み 絶縁腹12と抑制され、いわゆる二次元効果が解 消されたためと考えられる。

爽施例 2

に地球した。地様されたシリコン酸化膜を基板1 表面と垂直方向のエンチングによりゲート電極4 直下で非晶質層20が除去された凹部にのみ残智 される機に処配し埋込み絶縁膜7を形成した。こ の状態で露出されているシリコン基板面を熟酸化 し、底面絶縁膜8を形成した。しかる後、前記第 1の実施例に従いソース引出し電極(I)9、及 びドレイン引出し電極10を形成した(第4回 (B))。

第4図(B)の状態に於て、ゲート電極4個壁のシリコン宮化膜を除去した後、前記第1の実施例に従つて低温湿式酸化法によりゲート電極4の個壁部に厚いシリコン酸化膜を形成し、ゲート側壁絶縁膜6とした。この工程中に離出されたシリコン基板面に形成される薄いシリコン酸化膜を除去した後、前配第1の実施例に基づいてソース引出し電極91及びドレイン引出し電極101を形成した(第4図(C))。

しかる後、前記第1の実施例に基づきソース接合領域11.及びドレイン接合領域12.ソース

第4図(A)乃至(C)及び第1図は本発明の第2の実施例を製造工程順に示した断面図である。的記第1の実施例に於て、ゲート保護絶縁膜5の形成の後、ゲート保護絶縁膜5をマスクにしてシリコン装板1を0.05μm 厚立だけ重直エッチングを施し、全面に確いシリコン酸化膜19を形成した。シリコン酸化酸の重合せ膜であります。上記のシリコン酸化酸19を接板であります。上記のシリコンがし、ゲート電極4個・サート電極4個・サート電極4個・サート電極4個・サートでは一下部のシリカン基板1 個面にのみ選択的に飛躍させた。この状態4別 Asを150KeVの加速エネルギ、1×10¹⁶cm⁻²の注入量の条件でイオン打込みし非品質層20を形成した(第4図(A))。

この状態より、上記第1の実施例に従い非晶質 層20を選択的に除去した後、露出されたシリコ ン基板1面に稼い酸化膜を無酸化膜法により形成 し、続いてテトラエトキシシラン (Si(OCaHs)4) の化学気相反応により厚いシリコン酸化膜を全面

シリコンサイド電極13,ドレインシリサイド電極14, 袋面安定化絶縁膜15、及びソース金属電極16,ドレイン金属電極17を含む所望の電極及び配線層を構成した(第1回)。

上記の製造工程を経て製造された半導体装置は **堪込み絶数膜7と底面絶数膜8が別工程により独** 立に構成される為、埋込み絶数膜7のゲート電板 4 下部への機方向拡がりを前記第1の実施例に比 べてさらに自由に制御することができる。尚、本 発明の特許請求の範囲第2項に於て、ゲート電極 下部領域の第2の絶象膜すなわち埋込み絡録醇7~ の厚さの定義は埋込み絶数膜7の横方向拡がり成 分で表わすものである。本実旗例に基づき、実効 チヤネル長が 0.3 μm 、埋込み絶縁膜 7 上の単 結晶シリコン暦厚が0.075μm の超微細トラ ンジスタを埋込み絶縁膜7の膜厚(横方向膜厚) を種々制御して製造し、そのパンチスル耐圧を測 定した。埋込み絶縁膜7の膜厚が0.1,0.2及 び0.3μm の各妻子のパンチスル耐圧は腹瓜の 増加と共に上昇し、各々5.5,8及び10.5 V

特開昭63-76481 (6)

となつた。すなわち、本実施例に基づけば、底面 絶縁膜8膜厚と独立に埋込み絶縁膜7膜厚を厚く 設定でき、したがつてパンチスル耐圧の向上を容 易に達成することができる。さらに底面絶縁膜8 と埋込み絶縁膜7の各膜厚を独立に設定させる手 法として本実施例に於ては埋込み絶縁膜7を稼い 熱酸化膜と化学気相反応による堆積膜の重合せ膜 により構成している。したがつて厚い絶縁膜を熱 酸化法により形成させる時に生ずるごとき長時間 の高温熱処理や、厚い熱酸化膜の形成に基づく体 積膨脹をさける事ができる。このため、製造工程 中の結晶欠陥の発生等を極力低減させることも可 餡となつた。

(発明の効果)


本発明に基づけばソース・ドレイン接合の不必 要部分をほとんど埋込み絶縁膜で置換えられるの で寄生容量を低減化できるが、さらに超微報トラ ンジスタの高パンチスル耐圧化、及び短チヤネル 効果の解消など超微細トランジスタの高耐圧・大 電流化を達成できるので真の意味で半導体装置の

高速化を実現できる効果がある。さらに本発明に よれば上記効果を遠成する為の埋込み絶縁膜の構 成をイオン打込みの条件と酸化膜形成膜厚のみで できるので制御性、及び再現性が極めて優れ ている。

尚、前記した各実施例に於て、説明の都合上、 一種類の製造条件を定量化して説明したがそれら は単なる一例であり、他の製造条件に基づいても 本発明の精神を逸脱しない。

4. 関南の簡単な説明


第1回は本発明の代表例を示す図で築2の実施 例の半導体装置の断面を示す図、第2図は従来の 半導体装置の斯面を示す図、第3図(A)乃至 (E) は本発明の第1の実施例を製造工程順に示 す図、第4図(A)乃至(D)は本発明の第2の 実施例を製造工程駅に示す断面図である。




7 理込み発誘膜 10 ドレン領域 20 非品質層

4 ゲート電極

7 埋込み絶縁膜 10 ドレシ引出し関係の) 5 ゲート保護絶縁膜 8 底面絶縁膜 91 y-ス引出し電極(II) 6 ゲート側壁段移膜 9 ソース引出し電極(1)1-1 ドロン引出し電極(1)




特開昭63-76481 (7)



10 ドムス(出(電極の) 21 17-14時 確保機 (91 ソス)(出し電極(1) 11 ソース 梅合 (14) 1 17-17年 護 独議 (10) ドムン) 出し 電 海田 9 7-7引出1肥栖の)12 ドレイン持合領域、72 埋込み絶縁膜

91 - Soura leady eletwold

9- source looky elemode



7 埋处升絕緣膜 14 凡小沙叭下電極 72 埋处升矩磷膜

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-076481

(43) Date of publication of application: 06.04.1988

(51)Int.CI.

H01L 29/78

(21)Application number: 61-219560

(71)Applicant:

HITACHI LTD

(22) Date of filing:

19.09.1986

(72)Inventor:

HORIUCHI KATSUTADA


YAMAGUCHI KEN

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To build a supermicrostructural transistor with its source/drain capacity reduced and source/drain voltage withstanding capability and short channel feature improved by a method wherein a source or drain junction is formed only at a location over a buried insulating film extending as far as under a gate electrode and under the gate electrode.

CONSTITUTION: On the primary surface of a semiconductor substrate 1, a gate electrode 4, formed through the intermediary of a first insulating film 3, and a second insulating film 72, formed by self-alignment with the end of the gate electrode 4, are provided. The second insulating film 72 is allowed to extend as far as under the gate electrode 4 and buried in the semiconductor substrate 1. A source or drain junction 11 or 12 is formed only to occupy the location between the upper end of the second insulating film 72 and the lower end of the gate electrode 4. The second insulating film 72, for example, is subjected to ion implantation, whereby its inner portion becomes amorphous while its surface region retains its single-crystal feature. Only the amorphous region is selectively removed, and then vacancy is created inside the semiconductor substrate 1 at a portion under the gate electrode 4 by self-alignment with an end of the gate electrode 4. In the vacancy, at a portion under the gate electrode 4, an SiO2 film is buried, for the completion of the device.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

CLIPPEDIMAGE= JP363076481A

PAT-NO: JP363076481A

DOCUMENT-IDENTIFIER: JP 63076481 A

TITLE: SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUBN-DATE: April 6, 1988

INVENTOR-INFORMATION:

NAME

- - -

HORIUCHI, KATSUTADA

YAMAGUCHI, KEN

ASSIGNEE-INFORMATION:

NAME

COUNTRY N/A

HITACHI LTD

TIACHI LID

APPL-NO: JP61219560

APPL-DATE: September 19, 1986

INT-CL (IPC): H01L029/78

US-CL-CURRENT: 257/345,257/410 ,438/158 ,438/FOR.185

ABSTRACT:

PURPOSE: To build a supermicrostructural transistor with its source/drain

capacity reduced and source/drain voltage withstanding capability and short

channel feature improved by a method wherein a source or drain junction is

formed only at a location over a buried insulating film extending as far as

under a gate electrode and under the gate electrode.

CONSTITUTION: On the primary surface of a semiconductor substrate 1, a gate

electrode 4, formed through the intermediary of a first insulating film 3, and

a second insulating film 72, formed by self-alignment with the end of the gate

electrode 4, are provided. The second insulating film 72 is allowed to extend as far as under the gate electrode 4 and buried in the semiconductor substrate 1. A source or drain junction 11 or 12 is formed only to occupy the location between the upper end of the second insulating film 72 and the lower end of the gate electrode 4. The second insulating film 72, for example, is subjected to ion implantation, whereby its inner portion becomes amorphous while its surface region retains its single-crystal feature. Only the amorphous region is selectively removed, and then vacancy is created inside the semiconductor substrate 1 at a portion under the gate electrode 4 by self-alignment with an end of the gate electrode 4. In the vacancy, at a portion under the gate electrode 4, an SiO<SB>2</SB> film is buried, for the completion of the device.

COPYRIGHT: (C) 1988, JPO&Japio

DERWENT-ACC-NO: 1988-135522

DERWENT-WEEK: 198820

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Semiconductor device that can operate at high speed

- has silicon film

embedded in hollow formed inside of substrate below gate

electrode NoAbstract

Dwg 3e/3

PATENT-ASSIGNEE: HITACHI LTD [HITA]

PRIORITY-DATA:

1986JP-0219560 (September 19, 1986)

PATENT-FAMILY:

LANGUAGE PUB-DATE PUB-NO

PAGES MAIN-IPC

N/A April 6, 1988 JP 63076481 A

N/A 009

APPLICATION-DATA:

APPL-NO APPL-DESCRIPTOR PUB-NO

APPL-DATE

1986JP-0219560 N/AJP 63076481A

September 19, 1986

INT-CL (IPC): H01L029/78

ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

DERWENT-CLASS: L03 U12

CPI-CODES: L04-E01B1;

EPI-CODES: U12-D02A; U12-E01;